至讯创新科技（无锡）有限公司

员工福利

1.五险一金
2.每年体检、员工及子女补充医疗保险
3.法定年假及福利带薪年假
4.团建、节日福利、生日庆祝
5.业绩奖励和股票期权
6.培训、晋升机会
7.免费员工宿舍（无锡）
8.健身房及休闲互动空间（无锡，上海）
9.免费早餐、下午茶、每日水果

人才招聘

请投递简历给我们的人事经理，无锡：alicexu@unimcom.com，上海：tracycao@unimcom.com

职位名称招聘类型所属部门查看职位

数字设计及验证工程师校园招聘，无锡研发部: 工作城市

无锡

工作职责：
1、参与 Flash 产品开发、设计与验证，主要负责逻辑部分的设计和芯片验证
2、根据客户功能要求定义设计实施规范
3、实现模块级Verilog、系统Verilog模型和固件编码
4、搭建整合芯片的混合信号仿真环境和测试平台
5、根据设计要求开发验证脚本及测试程序开发
6、参与silicon问题调试

任职资格：
1、了解数字流程，能够独立完成数字前端设计中写RTL code及仿真工作
2、微电子等相关专业，本科及以上学历，有数字逻辑设计与验证经验者优先，或有半导体设计课程知识的人才
3、熟悉、RTL coding，Verilog simulation 和 Synthesis tools
4、了解全定制芯片设计流程，熟悉 cadence 的 Virtuoso 设计环境
5、具有FLASH 存储器电路设计经验者优先考虑

数字设计及验证工程师社会招聘，无锡研发部: 工作城市

无锡

工作职责
1.参与Flash产品开发、设计与验证，主要负责逻辑部分的设计和芯片验证
2.根据客户功能要求定义设计实施规范
3.实现模块级Verilog、系统Verilog模型和固件编码
4.搭建整合芯片的混合信号仿真环境和测试平台
5.根据设计要求开发验证脚本及测试程序开发参与silicon问题调试

任职资格
1.了解数字流程，能够独立完成数字前端设计中写RTL code及仿真工作
2.微电子等相关专业，硕士及以上学历，有2-3年以上数字逻辑设计与验证经验者优先
3.熟悉、RTL coding，Verilog simulation 和 Synthesis tools
4.了解全定制芯片设计流程，熟悉 cadence 的 Virtuoso 设计环境
5.具有FLASH 存储器电路设计经验者优先考虑

模拟电路设计工程师社会招聘，无锡研发部: 工作城市

无锡

工作职责：
1.负责芯片的模拟电路设计和仿真
2.负责芯片的数据通路以及IO设计
3.指导布局工程师进行布局规划和布局性能改进以及模具尺寸优化
4.根据工艺和产品硅测试要求，设计和验证测试相关电路
5.支持post-silicon测试和调试

任职资格：
1.微电子等相关专业，硕士及以上学历
2.熟练使用HSPICE、nanosim等仿真工具
3.有ADC/DAC/LDO/PUM/IO 经验者优先

版图设计工程师社会招聘，无锡研发部: 工作城市

无锡

工作职责：
1.提供芯片及模块的整体设计要求，完成版图整体布局Floorplan；根据设计规则和电路要求，完成block level和 Top Level的layout设计
2.完成模块以及芯片的layout设计验证，包括LVS、DRC、ANTENNA、PERC等
3.产生Abstract及LEF等相关文件
4.提取寄生参数，协助电路工程师完成后仿
5.协助APR工程师完成SOC的芯片整合
6.产生Tape-out 相关的数据和文件
7.相关layout文档的撰写

任职资格：
1.微电子、电子工程类相关专业,本科及以上学历
2.2年以上模拟和混合信号layout工作经验
3.熟悉IC设计流程, 并有一定的半导体器件基础知识和模拟电路基础知识
4.熟练运用IC layout设计及验证工具( Cadence, Calibre等)；熟练运用virtuoso-XL者优先
5.具有Flash/SRAM/ROM等Memory layout工作经验者优先
6.熟悉SKILL/TCL等语言，具有APR工作经验者优先

CG CAD工程师社会招聘，无锡研发部: 工作城市

无锡

工作职责：
1.开发和维护非易失性存储器的集约模型，开发和维护物理验证工具(DRC, LVS和寄生参数提取)，以支持非易失性存储器的产品开发；
2.开发和支持公司内部模拟或者数字设计流程，利用脚本语言开发in house脚本及工具以提供设计效率；
3.基于Calibre SVRF或者与之等价工具的设计规则检验(DRC)工具的开发流程；
4.基于IC Validator, Calibre SVRF或者与之等价工具的版图-原理图对比校验(LVS)工具的开发流程；
5.基于StarRC或者Calibre nmxRC的版图寄生参数提取(PEX)工具的开发流程；
6.基于Cadence SKILL编程语言和CDF接口的设计自动化与管理工具的开发，以及它们与Virtuoso工艺数据库、原理图编辑器、版图编辑器、设计数据翻译器，模拟和数字电路设计环境(ADE)的整合互动；

任职资格：
1.具有电器工程、电子工程、微电子工程、计算机科学、应用物理、材料科学或者应用数学专业的本科及以上学位
2.良好的英文写作和口语交流能力
3.熟悉Cadence Virtuoso / Mentor Calibre / Synopsys等工具和设计流程
4.熟练掌握至少一门现代编程语言(例如，Fortran, C, C++, C#, Java 等)熟练掌握至少一门现代脚本语言(例如， Tcl, Python, Perl, Matlab等)
5.熟练掌握Linux, FreeBSD或者Unix的操作
6.熟练掌握至少一种电路模拟器(例如, HSPICE, Spectre, Eldo, PSPICE, PowerSPICE, Alps, SmartSPICE等)，并能在网表级别进行工作。熟练掌握至少一种IC版图编辑软件(例如，KLayout, Virtuoso, Laker, L-Edit, Pyxis, Aether, GYM等